あらまし
|
本文PDFファイルを閲覧するには，ログインする必要があります. 左メニューよりログインして下さい. |
|
FPGAによるブレ補正機構に関する研究 丸山 裕士 山口 佳樹 児玉 祐悦 誌名 電子情報通信学会論文誌 D Vol.J99-D No.6 pp.594-606 発行日: 2016/06/01 早期公開日: 2016/03/07 Online ISSN: 1881-0225 DOI: 10.14923/transinfj.2015JDP7029 論文種別: 論文 専門分野: 計算機システム キーワード: 電子式ブレ補正, FPGA, 実時間処理, 映像信号処理, 本文: PDF(2.2MB)>>
あらまし: 本論文では，小型組み込み機器において利用される撮像システムの利便性を高めるために，撮影された動画に生じるブレを実時間で電子的に補正する演算方式の提案とその検証を行った．この提案の特徴は，撮像素子から入力される画素を滞りなくストリーム処理する演算パイプラインを設けることで，メモリアクセス回数及び必要メモリ容量を削減したことにある．また，入力から出力までの演算レイテンシを考えたとき，既存の電子式ブレ補正は一般に2フレーム以上要求するが，本論文ではこれを1フレームに抑えている．加えて，本論文では，提案手法を小規模FPGAであるXilinx社製XC6SLX45に実装し，その実性能を定量的に評価した．FPGA上の提案回路は80 MHzで動作し，画面サイズがSVGA (800×600画素)の場合，最大120 fpsでの実時間処理が可能であった．また，1フレームあたり最大17画素のブレが周期的に発生する撮影条件下で20秒間試験しても，本実装回路は1フレームあたりのブレ量を平均0.1画素未満まで抑制できることを確認した．本提案は，回路規模がコンパクトかつ演算遅延も小さいことから，様々な他の撮像モジュールの性能拡張に広く適用できると考えられる． | |||||
|
