Warning: Undefined array key "category" in /var/www/02search_html/bin/summary.php on line 35

Warning: Undefined variable $STR_top_url in /var/www/02search_html/bin/__base_html.php on line 883
IEICE Trans - FPGAを用いたDPDKアプリケーションの高速化

FPGAを用いたDPDKアプリケーションの高速化

大谷　育生
赤松　雄貴
堀米　紀貴

（ネットワークシステム研究専門委員会推薦論文）（システム開発・ソフトウェア開発論文）

誌名
電子情報通信学会論文誌 B   Vol.J103-B    No.4    pp.172-179
発行日: 2020/04/01
早期公開日: 2019/12/13
Online ISSN: 1881-0209
DOI: 10.14923/transcomj.2019JBT0001
論文種別: 論文
専門分野: ネットワークシステム
キーワード: 
SPP,  DPDK,  FPGA,  ロードバランサ,  スケールアウト,  仮想マシン,  

本文: PDF(1.1MB)>>
論文を購入


あらまし: 
仮想化環境において，物理NICと仮想インスタンス間，仮想インスタンスと仮想インスタンス間を高速に接続するDPDK（Data Plane Development Kit）アプリケーションの一つであるSPP（Soft Patch Panel）に関して，更なる高速化のための研究を行っている．本研究では，SPPのボトルネック評価を踏まえ，ロードバランサ部分にFPGA（Field Programmable Gate Array）を適用したスケールアウト型アーキテクチャを提案した．アーキテクチャに基づき必要機能をFPGAに実装し，FPGAとソフトウェアの結合検証を実施した結果，256byte以下において性能比4倍，256byte以上においても40Gbpsを超える性能を達成した．一方，実用化の課題として使用CPUコア数の削減とNICのスケール性向上も挙がったため，前者に対してアーキテクチャを改善し使用CPUコア数を約69%削減する見込みを立てるとともに，後者に対してPoC検証を行い，パケットサイズが小さい範囲でのスケール性を確認した．