組込み機器向けアクセラレータシステムの設計手法とネットワーク暗号アクセラレータへの適用

永井 靖  中越 洋  平 重喜  岩嵜 正明  

誌名
電子情報通信学会論文誌 A   Vol.J96-A   No.1   pp.22-33
発行日: 2013/01/01
Online ISSN: 1881-0195
DOI: 
Print ISSN: 0913-5707
論文種別: 論文
専門分野: 回路理論,回路解析
キーワード: 
組込み機器,  暗号アクセラレータ,  メモリバス・トラヒック,  組込みプロセッサ,  

本文: PDF(1MB)>>
論文を購入




あらまし: 
ハードウェアアクセラレータを含むシステム設計では,早い工程でのハードウェアとソフトウェアの機能分割が課題である.この課題に対し,我々は新規回路の記述前に性能を予測し必要性能を満足するハードウェア化機能を設計するDFSMBT手法[14]を提案した.しかし,多重タスク環境を採用し,動作周波数が未定なシステムの設計では,DFSMBT手法の適用は困難である.多重タスク環境ではシステムの動作が単純な繰返しとならず,加えて,動作周波数が変化するとアクセラレータのシステム全体性能に対する寄与率が変化する.このため,手作業では性能の予測が難しい.本論文では,再利用可能なハードウェアモジュールとソフトウェアを組み合わせたシミュレータを用い,設計システムのメモリアクセスパターンを把握し,システム性能を予測する改良DFSMBT手法を提案する.そして,本手法をネットワーク暗号アクセラレータシステムの開発に適用した例を示す.また,開発前の予測と実機における性能を実測比較し,本手法の有効性を示す.