逐次比較近似ADCコンパレータ・オフセット影響の冗長アルゴリズムによるディジタル補正技術

小川 智彦  松浦 達治  小林 春夫  高井 伸和  堀田 正生  傘 昊  阿部 彰  八木 勝義  森 俊彦  

誌名
電子情報通信学会論文誌 C   Vol.J94-C   No.3   pp.68-78
公開日: 2011/03/01
Online ISSN: 1881-0217
DOI: 
Print ISSN: 1345-2827
論文種別: 論文
専門分野: 電子回路
キーワード: 
逐次比較近似ADC,  比較器,  低消費電力,  冗長アルゴリズム,  ディジタル・アシスト・アナログ技術,  

本文: PDF(865.3KB)>>
論文を購入




あらまし: 
研究機関IMECより逐次比較近似A-D変換器(SAR ADC)の低消費電力化の技術が二つ提案されている(コンパレータを二つ用いる方式及び電荷共有型方式).しかしそれらはコンパレータ・オフセットの影響によりSAR ADCの線形性が劣化するという特有の問題があるので,コンパレータ・オフセットをアナログ的に校正している.本論文では,これらのSAR ADCの低消費電力化技術に逐次比較近似冗長アルゴリズムを併用してコンパレータ・オフセットの影響をディジタル補正することでアナログ校正を不要にする方式を提案する.提案ディジタル補正方式はCMOS微細化の進展に伴いアナログ校正に比べ実現がより有利になることが期待できる.