IEICE Trans - ウィンドウ結合演算子のFPGAによる実現

ウィンドウ結合演算子のFPGAによる実現

三好　健文   寺田　祐太   川島　英之   吉永　努

誌名
電子情報通信学会論文誌 B   Vol.J94-B    No.10    pp.1313-1322
発行日: 2011/10/01
Online ISSN: 1881-0209
DOI:
Print ISSN: 1344-4697
論文種別: 特集論文 (スマートな社会を支えるインターネットアーキテクチャ論文特集)
専門分野:
キーワード:
FPGA,  ストリームデータ処理,  ウィンドウ結合,  アクセラレータ,

本文: PDF(691.8KB)>>

あらまし:
本論文では，ストリームデータのウィンドウ結合をFPGA上に実現する手法とアーキテクチャを提案する．提案アーキテクチャは二つのストリームデータの処理を並列に行い，かつそれをパイプライン処理することで高性能化を実現する．提案アーキテクチャは，2¹⁶個のタプルに関するウィンドウ結合を実現し，1 ms周期で発生するストリームデータを処理できることを示す．高性能化に起因して，出力結果タプルが欠落する問題が生じることを述べ，提案するアドミッション制御機構によりその問題を防ぐことを示す．