差分によるVLSI回路の遅延測定

田辺 融  加藤 健太郎  難波 一輝  伊藤 秀男  

誌名
電子情報通信学会論文誌 D   Vol.J93-D   No.4   pp.460-468
発行日: 2010/04/01
Online ISSN: 1881-0225
DOI: 
Print ISSN: 1880-4535
論文種別: 論文
専門分野: ディペンダブルコンピューティング
キーワード: 
VLSI,  遅延故障,  テスト,  微小遅延欠陥,  測定,  

本文: PDF(357.4KB)>>
論文を購入




あらまし: 
近年のVLSIは微細化や高集積化,高速化が進み,回路動作において信号伝搬が遅れる遅延故障が発生しやすくなっている.プロセスの微細化に伴い,通常の遅延故障テストでは検出できないような微小遅延欠陥が,VLSIの信頼性を下げる要因となっている.このため,テスト対象回路内のパス遅延時間を実際に測定する遅延測定技術を用いて微小遅延欠陥を検出する必要がある.本論文では,新たな遅延測定技術の手法を提案する.提案する遅延測定手法の特徴は,遅延測定用の回路をチップ内に組み込み,差分によって回路の遅延時間を直接測定する点である.Rohm0.18 μmテクノロジーを用いたレイアウトにより,提案手法は分解時間0.4 ns以下の高い測定精度をもつことを示した.実験より,提案手法を大規模回路に実装することで,従来手法以下の測定時間で面積オーバヘッドを従来より3 ~ 22%程度削減できることを確認した.