ディジタル制御電源用高時間分解能DPWM回路

光野 正志  木村 圭吾  森 偉文樹  山田 佳央  小林 春夫  小堀 康功  清水 一也  傘 昊  

誌名
電子情報通信学会論文誌 C   Vol.J91-C   No.8   pp.418-427
公開日: 2008/08/01
Online ISSN: 1881-0217
DOI: 
Print ISSN: 1345-2827
論文種別: 論文
専門分野: 電子回路
キーワード: 
ディジタル制御,  電源,  PWM,  時間軸アナログ回路,  拡張ユークリッド互除法,  

本文: PDF(737.6KB)>>
論文を購入




あらまし: 
本論文ではディジタル制御電源に用いるための,高時間分解能ディジタルPWM生成回路の新構成を提案する.ここで提案するディジタルPWM構成ではその時間分解能が「二つ以上のバッファ遅延の差」であるので,その時間分解能が「バッファ遅延」で決まるディジタルPWM構成より高時間分解能が実現できる.また回路量が削減され高速で動作する必要がなくなるので低消費電力化できる.更に拡張ユークリッド互除法をベースにしてそのシステマテックな設計アルゴリズムを開発し最適化設計を可能にした.提案手法による回路構成と動作原理,設計手法,課題を述べる.