高速かつ低消費電力な全加算器

原田 津  範 公可  

誌名
電子情報通信学会論文誌 A   Vol.J91-A   No.9   pp.915-918
発行日: 2008/09/01
Online ISSN: 1881-0195
DOI: 
Print ISSN: 0913-5707
論文種別: レター
専門分野: 
キーワード: 
全加算器,  パストランジスタ,  電圧損,  電圧上昇,  低消費電力,  

本文: PDF(230.8KB)>>
論文を購入




あらまし: 
本論文では,フルスイング出力するXNOR回路を用いた10トランジスタ全加算器を提案する.0.18 μm CMOSプロセスを用いて,HSPICEによるプレレイアウト及びポストレイアウトのシミュレーションを行った上性能を評価した.従来全加算器と比較した結果,提案全加算器は遅延及び消費電力がともに大きく改善された.