パルス合成技術を用いたディジタルPWM分解能の改善方法

竹上 栄治  樋口 幸治  中野 和司  富岡 聡  渡辺 一史  

誌名
電子情報通信学会論文誌 C   Vol.J90-C   No.7   pp.536-546
公開日: 2007/07/01
Online ISSN: 1881-0217
DOI: 
Print ISSN: 1345-2827
論文種別: 論文
専門分野: 電子回路
キーワード: 
スイッチング電源,  ディジタル制御,  PWM,  分解能,  パルス合成技術,  

本文: PDF(620.3KB)>>
論文を購入




あらまし: 
近年,スイッチング電源の制御部のインテリジェンス化・ハードウェア共通化等の要求のために,PWMジェネレータも含めて制御部のすべてをディジタル化する動きが進んでいる.このとき,制御性能の改善においてディジタルPWMジェネレータの分解能が問題となっている.ディジタルPWMジェネレータはカウンタを用いて構成されているので,キャリヤ波は階段波となり,刻み幅がクロック周期で決まる.よってディジタルPWMの分解能はクロック周期に依存し,クロック周期が一定のときスイッチング周波数がより高くなるほど分解能が悪くなる.その結果,出力電圧の精度が悪くなる.本論文では,パルスを合成する技術を用いて,ディジタルPWMジェネレータの分解能を大幅に改善できる方法を提案する.本改善法は,従来のディジタルPWMジェネレータ2個に数個の部品とわずかな演算処理を追加すれば実現できる.本改善法をDSPに内蔵されているディジタルPWMジェネレータに適用して,実験によって有用性と実用性を検証をしている.