リコンフィギャラブルプロセッサアレー向けチップ内接続網:Fat H-Tree

山田 裕  天野 英晴  鯉渕 道紘  上樂 明也  安生 健一朗  

誌名
電子情報通信学会論文誌 D   Vol.J89-D   No.9   pp.1923-1934
発行日: 2006/09/01
Online ISSN: 1881-0225
DOI: 
Print ISSN: 1880-4535
論文種別: 論文
専門分野: VLSIシステム
キーワード: 
チップ内ネットワーク,  トポロジー,  リコンフィギャラブルプロセッサ,  Fat H-Tree,  

本文: PDF(742.7KB)>>
論文を購入




あらまし: 
本論文では,Reconfigurable Processor Arrayに用いるNetwork-on-a-Chipのトポロジーとして, Fat H-Treeを提案する.本トポロジーは,二つのH-Treeを互い違いに配置することで, 少ないクロスポイント数で木構造と格子構造を内包する. また,Fat H-Treeは畳み込むことで二次元レイアウトが可能である. シミュレーションの結果, ビタビ復号器などのストリーミングアプリケーションを想定したアクセスパターンでは,Fat H-Treeは 二次元Torusに比べクロスポイント数を最大19 %削減し,かつ同等のスループットを達成した.