非同期ビットシリアル回路シミュレータQROQSの開発

坂本 博和  永本 太一  柴田 裕一郎  小栗 清  

誌名
電子情報通信学会論文誌 D   Vol.J88-D1    No.2    pp.155-162
発行日: 2005/02/01
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 特集論文 (システム開発論文特集)
専門分野: VLSI設計支援システム
キーワード: 
PCA,  非同期回路,  ビットシリアル処理,  ペトリネット,  

本文: PDF(309KB)>>
論文を購入



あらまし: 
PCA(Plastic Cell Architecture)は動的再構成可能な非同期式論理回路アーキテクチャである.また,我々は非同期ビットシリアル処理を前提とする新しいPCAアーキテクチャを検討しており,情報の記憶・加工・移動をシフトレジスタとステートマシンで行うことにより,より効果的に回路を構成できると考えている.しかし非同期ビットシリアル処理回路の設計を信号伝搬を追尾しながら行うのは困難であるので,本研究では,非同期ビットシリアル処理回路の設計と,シミュレーションによる動作検証を効率良く行うためのペトリネットモデルをビットシリアルペトリネットとして定義し,これをGUIによる設計・検証ツールとして実装した.更に,遅延情報なども含めた詳細な検証を行うために,ビットシリアルペトリネットをVerilog-HDLへ変換する機能を追加し,非同期ビットシリアル処理回路の設計,検証時間の大幅な短縮を実現した.