多種クロックをもつ論理回路の決定性組込みテスト

中尾 教伸  佐藤 康夫  畠山 一実  福本 聡  岩崎 一彦  

誌名
電子情報通信学会論文誌 D   Vol.J86-D1   No.4   pp.248-259
発行日: 2003/04/01
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 論文
専門分野: フォールトトレランス
キーワード: 
実動作速度テスト,  多種クロック,  遷移故障,  テスト生成,  リシード法,  

本文: PDF(356.8KB)>>
論文を購入




あらまし: 
多種のクロックをもつ論理回路に対し,少メモリ・低速のテスタを用いても実動作速度で縮退故障及び遷移故障を検出可能な組込みテスト方式を提案する.その特徴は,遷移発生・応答取込み用クロックの組合せで決まる転送ごとにテストする方法であり,組込みのクロック生成回路により各クロックのパルス発生及び抑止を制御する.また,テスト生成方法及びLFSRリシード法に対して,遷移発生・応答取込みのクロックを考慮するように拡張することで,100%あるいはそれに近い故障検出効率を達成可能なテストパターンを乱数ではなく決定的に生成し,そのデータ量を圧縮することを可能にした.提案方式の有効性を考察するために,多種クロックをもつように変更したISCASベンチマーク回路に対し,テスト長やテストデータ量を評価した結果を示す.