2線2相式非同期回路用FPGAアーキテクチャ

斎藤 誠司  渡邊 誠也  正木 亮  

誌名
電子情報通信学会論文誌 D   Vol.J86-D1    No.2    pp.108-116
発行日: 2003/02/01
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 論文
専門分野: VLSIシステム
キーワード: 
2線2相,  非同期回路,  FPGA,  動的再構成,  

本文: PDF(307.1KB)>>
論文を購入



あらまし: 
本論文では動的再構成可能プロセッサを実装するための2線2相式非同期回路用FPGAアーキテクチャを提案する.従来の非同期回路用FPGAは束データ方式に基づいたものが多く,2線2相方式に基づいたFPGAはあまり研究されていない.提案するFPGAは基本的な2線2相式非同期回路の実装を可能にしたものであり,タイミング制約がユーザやツールから隠蔽できるメリットがある.2線2相方式は使用する素子数が多いことが一つの問題点であるが,本研究ではLUTを2出力にする,論理ブロック内に配線を追加する,配線を2線1組にする等の2線2相方式の特質に合った構造を採用することにより,使用するLUTやスイッチの数を低減することができた.