エピタキシャルゲート構造を有する強誘電体ゲートFETの試作と電気特性

右田 真司  坂巻 和男  熊 四輩  太田 裕之  垂井 康夫  酒井 滋樹  

誌名
電子情報通信学会論文誌 C   Vol.J85-C   No.1   pp.14-22
公開日: 2002/01/01
Online ISSN: 
DOI: 
Print ISSN: 1345-2827
論文種別: 論文
専門分野: 電子材料
キーワード: 
強誘電体,  トランジスタ,  メモリ,  エピタキシ,  シリコン,  

本文: PDF(512.1KB)>>
論文を購入




あらまし: 
絶縁体・強誘電体がエピタキシャル成長したゲート構造を有する強誘電体ゲートFETを作製した.パルスレーザ堆積法を用いてSrTiO3/Ce0.12Zr0.88O2複合絶縁層及び強誘電体SrBi2Ta2O9を順にSi(001)基板上に成長し,SrBi2Ta2O9膜のc軸が基板鉛直方位から45°傾斜したエピタキシャル成長に成功した.ダイオード構造のC-V特性において強誘電体の 残留分極によるメモリ特性を観測し,10日間以上にわたるデータ保持特性を確認した.FET構造のId-Vg特性においても5けた以上のドレーン電流ON/OFF比とメモリ特性を得ており,2時間以上のデータ保持特性を確認した.