パルス論理による非同期式データパス回路の構成

亀田 義男  南谷 崇  

誌名
電子情報通信学会論文誌 D   Vol.J83-D1   No.1   pp.163-170
発行日: 2000/01/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 論文
専門分野: 計算機構成要素
キーワード: 
非同期式回路,  パルス論理,  データパス回路,  パイプライン処理,  ジョセフソン接合素子,  

本文: PDF(599.6KB)>>
論文を購入




あらまし: 
非同期式による回路設計は,高速素子の使用で生じるクロック分配の問題を解決する.データ処理の基本である非同期式レジスタ転送方式として,従来からのレベル論理を用いた2線2相方式や2線1相方式がある.前者は,本来の演算と無関係な休止相を含むことによる時間的オーバヘッドが,後者は0→1遷移と1→0遷移を同等に扱おうとすることによる回路量オーバヘッドが問題となる.そこで,本論文では瞬時的なパルスを情報担体とするパルス論理で非同期データ転送を行う方法を提案する.パルスの到着は,常に有効なデータ転送を開始し,2線2相式に見られる休止相が存在しない.更に,ただ1種類のパルスという粒子性情報担体を用いているために回路実現の単純化が可能である.また,パルス論理回路の最小構成単位である基本素子がもつ記憶機構を利用して,演算回路とレジスタを統合した回路構成が可能であることを示す.更に,パルス論理素子に内在する記憶機構をパイプラインステージとみなして基本素子レベルで組合せ回路をパイプライン化する手法を示す.