多入力算術演算器の動的再構成に基づく知能ロボット制御用WSI規模並列プロセッサの構成法

藤岡 与周  苫米地 宣裕  

誌名
電子情報通信学会論文誌 D   Vol.J82-D1   No.4   pp.543-551
発行日: 1999/04/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 論文
専門分野: VLSIシステム
キーワード: 
動的再構成,  WSI,  欠陥救済,  知能ロボット,  微小演算遅れ時間,  

本文: PDF(388.2KB)>>
論文を購入




あらまし: 
本研究者らは, 知能ロボット制御に必要な種々の演算に汎用的に使用でき, かつ,演算遅れ時間を最小にすることを目指した「再構成可能並列VLSIプロセッサ」を提案してきた. このプロセッサは,いくつかの要素プロセッサ(PE)を並列接続して構成されるが, 1個のPEを1個のVLSIチップに集積すると想定している. これに対し,本論文では, 数十~100個のPEを単一のWSI上に集積する高集積プロセッサの構成法を検討している. そこでまず,(1)集積した多数のPEを効果的に稼動させる多重バスの効率的な構成法を提案している. また,(2)WSIの歩留まり低下に対する対策として,欠陥救済構成を導入することとし, 再構成可能並列アーキテクチャを利用した欠陥救済システム構成法を提案している. 提案する手法に基づいて再構成可能並列プロセッサの設計を行った結果, 欠陥救済構成の導入により増加するチップ面積が35%のみで, 102個のPEを搭載したWSI規模高集積プロセッサを構成できることを明らかにしている.