WSI規模高速ニューロプロセッサの階層冗長構成法

苫米地 宣裕  

誌名
電子情報通信学会論文誌 D   Vol.J81-D1   No.7   pp.933-936
発行日: 1998/07/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: レター
専門分野: 
キーワード: 
WSI,  高速,  ニューロプロセッサ,  階層,  冗長,  

本文: PDF(273.8KB)>>
論文を購入




あらまし: 
本論文では,200~1000個のニューロンを搭載し,しかも,すべての演算機能をハードウェアで構成する高速ニューロプロセッサを対象としている.このようなプロセッサはWSIの規模となり,多くの製造欠陥を含むので,冗長構成を導入して欠陥救済を行うことが必要となる.本論文では,ニューロプロセッサに適した冗長化の方法として,階層冗長構成法を提案している.これは,ニューロン内部の回路レベルの冗長化とニューロンを単位とするシステムレベルの冗長化を組み合わせる方法である.本方法によれば,ニューロン500個を搭載したプロセッサが,冗長化によるハードウェア量の増加が27%で,かつ,十分な歩留りで構成できることがわかった.