冗長2進演算を利用したマイクロプロセッサアーキテクチャ

入田 隆宏  小倉 誉之  藤島 実  鳳 紘一郎  

誌名
電子情報通信学会論文誌 D   Vol.J81-D1   No.2   pp.94-103
発行日: 1998/02/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 特集論文 (極限集積超並列・超高速アーキテクチャ論文小特集)
専門分野: 
キーワード: 
マイクロプロセッサ,  冗長2進,  ALU,  スーパスカラ,  パイプラインストール,  

本文: PDF(715.3KB)>>
論文を購入




あらまし: 
従来のマイクロプロセッサでは,加減算はキャリーの伝搬遅延により他の論理,シフト演算と比較して長い演算時間を要し,これらの演算を行う際にはサイクル時間の多くが有効に利用されていない.本研究では,冗長2進コードの演算を可能としたALUの構成を提案する.本ALUでは,加減算において冗長2進コードの出力を許すことで,加減算を含めた全ALU演算を,ビット幅によらない短時間で終了させ,マイクロプロセッサのステージ時間を短縮することが可能となる.また,同ALUを用いて設計したマイクロプロセッサについて,その特徴を述べる.本プロセッサは,命令フェッチデコードおよびレジスタファイルへのライトバックは2ウェイのスーパスカラとして2命令並列に行う一方,命令の実行を2倍速のクロックで動作するパイプラインで1命令ずつ順次行う.本アーキテクチャを用いることで,同時にデコードされた2命令間に依存性がある場合でもそれらの実行を可能とすることができる.