解空間の逐次削減によるスケジューリング手法

平川 裕介  原嶋 勝美  福永 邦雄  

誌名
電子情報通信学会論文誌 A   Vol.J81-A   No.4   pp.664-673
発行日: 1998/04/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5707
論文種別: 論文
専門分野: VLSI設計技術とCAD
キーワード: 
VLSI自動設計,  ハイレベルシンセシス,  スケジューリング,  レジスタトランスファレベル,  

本文: PDF(665.8KB)>>
論文を購入




あらまし: 
本論文では,処理時間制約下でのハードウェア面積最小化を目的とするスケジューリング手法を提案する.多くの従来手法はハードウェア面積の評価に基づき,演算を実行する制御ステップを逐次決定している.ところが,処理の初期段階では未割当ての演算が多く,正確な面積評価は困難であるため,その評価に基づいた割当ては最適とは限らない.そこで,提案手法では,ハードウェア面積の正確な見積もりが困難な初期段階からの演算の制御ステップへの割当てを避けるために,ハードウェアを多く必要とする可能性の高い演算と制御ステップの組合せを逐次削除することで最終的なスケジューリング結果を得る.また,未割当ての演算は割当て可能な制御ステップの中で他の演算の割当て対象となることが少ない制御ステップに割り当てられる可能性が高いことから,提案手法では,演算の密集度を用いてハードウェア面積の評価の信頼性を向上させている.