最小遅延子数で構成可能なCSD表現を用いたFIRフィルタのVLSI設計

鈴木 健一  尾知 博  金城 繁徳  

誌名
電子情報通信学会論文誌 A   Vol.J81-A   No.2   pp.190-197
発行日: 1998/02/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5707
論文種別: 論文
専門分野: ディジタル信号処理
キーワード: 
FIRフィルタ,  VLSI設計,  CSD表記,  定係数,  

本文: PDF(502.4KB)>>
論文を購入




あらまし: 
本論文は,定係数FIRフィルタについて乗算器を用いずに加算器のみで構成する一方法を提案している.従来の手法を用いると,加算器のみでFIRフィルタを構成できるだけではなく,演算の共有化を行うことにより,使用する加算器を低減することが可能である.しかし,なんら制限を設けずに共有化を行うと伝達関数の次数以上の遅延子を必要とするので,加算器の数を低減しても遅延子を多用する構成ではゲート数の削減は望めない.そこで,本論文では乗算器を用いずに加算器のみ使用し,新たな遅延子を必要としない最小遅延子数で構成可能なFIRフィルタの設計方法について述べる.また,加算の順序を考慮して演算速度の改善を行う方法についても述べる.更に,最大遅延時間の制約に適用できる,最大加算段数を制約できるFIRフィルタの設計アルゴリズムも提案している.