2次元サブシステム分割VLSIの歩留り特性

苫米地 宣裕  

誌名
電子情報通信学会論文誌 D   Vol.J80-D1   No.8   pp.718-724
発行日: 1997/08/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 論文
専門分野: フォールトトレランス
キーワード: 
2次元,  サブシステム分割,  VLSI,  冗長,  歩留り,  

本文: PDF(398.3KB)>>
論文を購入




あらまし: 
VLSIシステムの冗長化において,冗長な配線のチップ面積が大きい場合は,システム全体をサブシステムに分割し,サブシステムごとに冗長化を行うと歩留りが向上することが指摘されている.本論文では,サブシステム分割を行方向と列方向に2次元に行う方法を提案している.特に,提案した方法と,通常の単一方向に分割する方法との歩留りの相違について検討している.本方法によるシステムの歩留り計算は次の手順で行われる.あらゆる不良回路の分布パターンについて,救済可能か否か判定する.救済可能なパターンごとに発生確率を乗じて積算する.歩留り解析の結果,提案した方法による方が単一方向に分割する方法によるよりも,歩留りが高くなることがわかった.