パイプライン型スレッド処理機構によるデータ駆動アーキテクチャ

斉藤 徹  浅田 勝彦  

誌名
電子情報通信学会論文誌 D   Vol.J80-D1   No.3   pp.181-188
発行日: 1997/03/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 特集論文 (非同期式回路/システム設計論文小特集)
専門分野: 
キーワード: 
データ駆動,  非同期,  VLIW,  並列計算機,  

本文: PDF(531.8KB)>>
論文を購入




あらまし: 
超高集積回路によるプロセッサにおいて,クロックスキューや電力消費の問題は深刻になりつつある.リング構成をとる単純動的データ駆動型プロセッサは,それがもつ自然な動的スケジューリング能力から,微細粒度の並列処理が可能であり,非同期回路による実現に適している.我々は,超高集積化向きの非同期回路による自己同期制御による緩衝パイプライン機構による動的データ駆動アーキテクチャQv-xでの(1)パケット生成のオーバヘッドや(2)マッチングに要するハードウェア負担を軽減するために,新たにQth-0の開発を進めている.Qth-0では,資源依存の強い命令列を静的スケジューリングにより数個の命令列(スレッド)にまとめ,オペランドと共に1パケットでパイプライン状に並べられたALUに流す,パイプライン型スレッド処理機構を新たに組み込んだ.本機構により,処理パケット数の減少と1パケット当りの実行命令数の増加を図り,最高9~40%ほどの速度向上が観測できた.本方式でのパイプライン型スレッド処理機構は,資源依存のない命令を空間分割多重で実行する横列VLIWに比べ,資源依存の強いスレッドをパイプライン多重処理する縦列VLIWに位置づけられる.