WSI規模2次元FFTプロセッサの冗長化設計

金沢 正治  苫米地 宣裕  

誌名
電子情報通信学会論文誌 D   Vol.J80-D1   No.12   pp.963-970
発行日: 1997/12/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 論文
専門分野: フォールトトレランス
キーワード: 
2次元,  FFT,  WSI,  冗長化,  歩留り,  

本文: PDF(488.3KB)>>
論文を購入




あらまし: 
本論文は,テレビ画像信号をリアルタイム処理可能な2次元FFTプロセッサの実現を目標としている.本プロセッサは多くのハードウェアを要し,現段階ではWSI規模の集積度を必要とする.本論文では冗長化手法(欠陥救済技術)の導入によって歩留りの低下を抑え,2次元FFTプロセッサを実現する方法について検討している.本プロセッサは,バタフライ演算を時分割で繰り返し実行する構成をもつ.その繰返し制御回路の構成法と冗長化の方法が本研究の主要な課題となっている.本論文では,本回路の効率的な構成法と本回路特有の冗長化の方法を提案している.冗長化設計を行った結果,歩留り50%となる基準LSIの約35倍の面積を有する2次元FFTプロセッサが,冗長化によるチップ面積の増加が9.3%で,かつ基準LSIと同じ歩留りで構成できることがわかった.