埋込みゲートを有する縦型MOS FET

樹神 雅人  上杉 勉  光嶋 康一  多賀 康訓  

誌名
電子情報通信学会論文誌 C   Vol.J80-C2       pp.157-163
発行日: 1997/05/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1907
論文種別: 専門分野: 半導体材料・デバイス
キーワード: 
SOI,  SPE,  LPCVD,  縦型MOS,  Power MOS,  埋込みゲート,  Lateral SOI MOS,  

本文: PDF(441.3KB)>>
論文を購入



あらまし: 
我々は,通常Si LSIプロセスで使用される減圧CVD装置を使用したSPE法について検討を行っている.本方法を応用した,独自構造の縦型MOS FETを考案した.本デバイスは縦型Power MOS FETを想定しており,埋込みゲートを有することが特徴である.埋込みゲートを通常ゲートと同期駆動させることにより,ドレーン電流は増加する.これは,埋込みゲートにより形成されたチャネルによる効果と,埋込みゲート下の低濃度n領域に蓄積層が形成され,これに向かって均一にドレーン電流が流れる効果による.また,同一Si基板上に縦型MOS FETと同時に作製したLateral SOI MOS FETを評価した.これはIntelligent Power MOSの回路部を構成する素子を目的とするものである.n MOS,p MOSともMOS動作が確認され,off時リーク電流は2×10-12A以下であった.