超LSI生産システムファイナルテスト工程のスケジューリングシミュレーションによるロット処理優先規則の評価

近村 晶央  中前 幸治  藤岡 弘  

誌名
電子情報通信学会論文誌 C   Vol.J80-C2   No.4   pp.139-147
発行日: 1997/04/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1907
論文種別: 論文
専門分野: 集積エレクトロニクス
キーワード: 
スケジューリング,  ファイナルテスト工程,  評価,  離散事象シミュレーション,  

本文: PDF(584.7KB)>>
論文を購入




あらまし: 
頻繁に生じるジグ交換のためテスト効率が劣化しテストコストが増加する超LSI生産システムのファイナルテスト工程のスケジューリングのロット処理優先規則の評価を行っている.評価項目は,総処理ロット数,納期遅れロット数,処理時間およびチップ当りのコストである.スケジューリングに用いたロット処理優先規則は,よく用いられる1)先入れ先出し規則,先にウェーハテスト工程の評価の際提案した2)ジグ交換低減化規則,3)装置群の待ち行列でのロットの待ち時間を考慮した治具交換低減化規則,4)ファイナルテスト工程でのロットの滞留時間を考慮した治具交換低減化規則,5)使用中の装置を考慮した治具交換低減化規則,新たに提案する6)ロット重み付け規則および7)使用中の装置を考慮したロット重み付け規則である.これらのスケジューリング規則を実際の半導体製造工場のワンチップマイクロコンピュータのファイナルテスト工程一月間の生産計画に適用しスケジューリング規則を評価した結果,規則7)が最も良い評価を得た.