“加算正規化”LMS法におけるブロック長制御による収束時間の短縮

藤井 健作  大賀 寿郎  

誌名
電子情報通信学会論文誌 A   Vol.J80-A   No.1   pp.27-35
発行日: 1997/01/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5707
論文種別: 論文
専門分野: ディジタル信号処理
キーワード: 
ブロック長制御,  “加算正規化”LMS法,  収束時間短縮,  パワー変動,  インパルス応答変化,  

本文: PDF(683.1KB)>>
論文を購入




あらまし: 
学習同定法では推定精度の向上に合わせてステップゲインを徐々に小さくする制御を加えることで収束時間が短縮されることが知られている.その実現に際して問題は,そのステップゲインの制御に必要な推定精度の瞬時値が外乱の混じる残差信号からは直接的には観測できないことである.本論文では“加算正規化”LMS法においてその適用が可能となるブロック長の制御はステップゲインの制御と同様に推定精度の収束値を高めること,また,そのブロックの延長によって収束特性の飽和が繰り返し観測可能となることを利用して収束時間の短縮を実現する方法を提案している.また,実際の適応システムでは参照信号や外乱のパワー変動,非巡回形フィルタの係数として推定される未知システムのインパルス応答が変化することも十分に想定される.収束特性の制御法の検討に際して,これらの変化の可能性を無視することは現実的ではない.本論文では最後に,これらの変化に対しても本制御法によれば対応可能となることを示す.