ボトムアップ手法によるループフォールディングスケジューリング

文 錫中  原嶋 勝美  福永 邦雄  

誌名
電子情報通信学会論文誌 A   Vol.J80-A   No.1   pp.143-155
発行日: 1997/01/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5707
論文種別: 論文
専門分野: VLSI設計技術とCAD
キーワード: 
ループフォールディング,  高位合成,  レイテンシ,  処理単位,  処理単位実行時間,  

本文: PDF(860.7KB)>>
論文を購入




あらまし: 
本論文では,ループフォールディングに対する効率的なスケジューリング手法(BOTTOM-UP)を提案する.VLSI自動設計における高位合成では,DSPアルゴリズムのように一定の処理(処理単位)を多数繰り返し,処理単位間に依存関係がある動作を,資源制約下で出力が得られる時間間隔(レイテンシ)が短くなるようにスケジューリングする有効な手法としてループフォールディングがある.BOTTOM-UPでは,効率的にループフォールディングを用いて,レイテンシおよび処理単位実行時間の最小化を目指したスケジューリングを行っている.BOTTOM-UPはALAPスケジューリングの結果を初期スケジュールとし,最も遅いコントロールステップから資源制約とデータ依存関係を満たすように各ステップごとに演算の再割当てを行うことで高速化を行っている.更に,長いパス上にある演算を優先的に割り当てることによってレイテンシおよび処理単位実行時間の最小化を図っている.