パルス駆動型非同期式回路の基本素子モデルと組合せ論理回路構成

亀田 義男  黒沢 格  南谷 崇  

誌名
電子情報通信学会論文誌 D   Vol.J79-D1   No.3   pp.140-147
発行日: 1996/03/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 論文
専門分野: 計算機構成要素
キーワード: 
パルス論理,  非同期式回路,  ジョセフソン接合素子,  パルス論理ゲート,  

本文: PDF(604.8KB)>>
論文を購入




あらまし: 
高速な素子を同期式回路で十分活用するには限界があり,その解決方法の一つとして非同期式回路がある.非同期式回路の効果が現れる可能性のある高速な素子としてジョセフソン接合素子がある.本論文では,この素子の使用を前提としたパルス論理で非同期式回路を設計する方法を述べる.パルス論理では,非常に短い幅の電圧パルスの有無で情報を表す.はじめに,非同期式パルス論理回路のための2値の表現法を決め,論理演算を示す.つぎに,演算を実現するための基本素子を提案する.SPICEシミュレーションによってモデル化された素子の動作を確認した.モデル化された素子を用いて基本論理ゲートを設計し,その動作を説明する.そして,これらのゲートをもとにして半加算器・全加算器を構成する.