実時間用並列計算機CODAのプロセッサアーキテクチャ

西田 健次  戸田 賢二  高橋 栄一  山口 喜教  

誌名
電子情報通信学会論文誌 D   Vol.J78-D1   No.8   pp.777-787
発行日: 1995/08/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 特集論文 (実時間処理システムとその応用論文特集)
専門分野: システム・アーキテクチャ
キーワード: 
センサフュージョン,  実時間処理,  並列計算機アーキテクチャ,  

本文: PDF(819.5KB)>>
論文を購入




あらまし: 
センサフュージョンの処理に要求される広いI/Oバンド幅,高い計算能力,高度な実時間性にこたえるため,実時間処理用のハードウェアを組み込んだ並列計算機アーキテクチャCODAを提案する.CODAは,64台のプロセッサを多段網で結合したものである.プロセッサは,二本のパイプラインをもち,一方はタスク実行専用,もう一方はパケット処理やシステム管理タスクを実行する.これら二本のパイプラインはマルチポートレジスタを介して接続されており,レジスタアクセスで競合することはない.これにより,プロセッサ間通信やシステム管理タスクによってタスク実行が妨げられるのを防ぐ.また,タスクには32bitの優先度を与えることにより,実行時の動的優先度管理を不要にした.更に,8セットのレジスタファイルをもつことにより,パラメータの退避/復帰に必要な実行命令数が十分の一程度に削減されるため,タスク切換えが高速化されている.CODAに採用したハードウェア機構を生かすことにより,タスクの優先度にしたがったスケジューリングのコストが削減されると同時に,実行中のタスクがプロセッサ間の通信によって妨げられないことが保証されるため,実時間処理での予測性が改善される.