スーパスカラプロセッサ―SARCH―のコードスケジューラ

中西 知嘉子  安藤 秀樹  町田 浩久  中屋 雅夫  

誌名
電子情報通信学会論文誌 D   Vol.J77-D1   No.5   pp.375-383
発行日: 1994/05/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1915
論文種別: 論文
専門分野: ソフトウェアシステム
キーワード: 
スーパスカラ,  ブースティング,  コードスケジュール,  VLIW,  

本文: PDF(538.9KB)>>
論文を購入




あらまし: 
我々は,スーパスカラアーキテクチャを採用した,命令レベルの並列処理プロセッサSARCHの開発を行っている.命令レベルの並列実行によって高い性能を実現するためには,効率が良くハードウェアの負荷が少ない並列実行の機構が必要となる.SARCHでは,ブースティング方式により投機的実行を行い,より大きな命令レベル並列の実現を図ると共に,分岐,シーケンシャル双方向の命令プリフェッチをキューを用いて実現し,性能低下の主因である分岐遅延を最小化している.これらの機構は,実行時におけるハードウェアの負荷を少なくできるが,コンパイラによる適切なコード移動が必須となる.そのため,我々は,基本ブロック内のコードの並列化に加え,命令の並列度向上のためのブースティングおよび分岐遅延緩和のためのスケジューリングを行うコードスケジューラを開発した.ベンチマークによる評価の結果,スケジューリングを行うことにより約52%性能が向上し,スカラプロセッサの1.75倍の性能を得ることができた.