PEEC(Partial Element Equivalent Circuit)法によるパッケージのインダクタンス周波数解析

中俣 克朗  西村 道明  

誌名
電子情報通信学会論文誌 C   Vol.J75-C2   No.6   pp.279-286
発行日: 1992/06/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1907
論文種別: 論文
専門分野: 部品
キーワード: 
インダクタンス,  電流分布,  シミュレーション,  周波数依存性,  パッケージ,  

本文: PDF(485.8KB)>>
論文を購入




あらまし: 
最近,ICの高速化,高密度化に伴い,信号パルスの遅れ,雑音等の増加が問題となってきている.このような雑音を低減するためには,パッケージ配線のインダクタンス,容量,抵抗それぞれの値を小さくする必要がある.これら回路素子が最小となる配線パターンを効率よく見出す上で,数値シミュレーションは有効な手段である.従来,パッケージ内の配線は,複雑な3次元構造を有しているため電流分布に依存した実効インダクタンスの解析はほとんど行われていなかった.本論文では,導体を等価回路に置き換えるPEEC(Partial Element Equivalent Circuit)法を用いて,導体各部を流れる電流を計算し,パッケージ配線の電流分布,実効インダクタンスをシミュレートするシステムについて述べる.本シミュレータを用いて実際のパッケージを解析した結果,周波数に依存したパッケージの実効インダクタンスの解析値は,実験値と良好な一致を示すことを確認した.また,導体内の電流分布が周波数によりかなり変化する様子も確認した.これらの結果より,本手法がパッケージ配線の電流分布,および実効的なインダクタンス解析に有効であると考えられる.