同期回路における論理を保存したラッチの挿入手法

中田 広  山田 一久  筒井 章博  太田 直久  

誌名
電子情報通信学会論文誌 A   Vol.J75-A    No.12    pp.1849-1858
発行日: 1992/12/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5707
論文種別: 論文
専門分野: VLSI設計技術
キーワード: 
VLSI設計,  タイミング設計,  グラフ理論,  パイプライン化,  ラッチ割当て,  

本文: PDF(627.1KB)>>
論文を購入



あらまし: 
伝送処理や交換処理などの,実時間処理を前提としたディジタル同期回路の設計において,設計回路が所望のタイミングを満足しない場合,いわゆるクリティカルパスの解消を目的として,パスの途中にラッチを挿入して回路全体の応答をシフトさせて解決する手法は有効であるが,従来は経験的に行われており,その自動化は困難であった.本論文では,まず一般的なフィードバックループを含む回路について,このようなラッチの挿入問題を定式化する.次にこの一般的な回路について,所望の位地にラッチを挿入し,論理回路の変更を加えずに他のラッチの挿入と削除の操作のみで回路の応答が原回路と一定時間だけずれる回路が構成できることをグラフ理論的に示す.またこのようなラッチの挿入の手法として一つのアルゴリズムを示し,併せて本手法が実際のクリティカルパスの解消にどのように有益であるかを場合を分けて考察する.