動的結合網のレイアウトによる3次元VLSIの評価結果

黒川 恭一  相磯 秀夫  

誌名
電子情報通信学会論文誌 C   Vol.J72-C2   No.1   pp.51-60
発行日: 1989/01/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1907
論文種別: 論文
専門分野: 集積エレクトロニクス
キーワード: 


本文: PDF(671.2KB)>>
論文を購入




あらまし: 
近年のIC技術の進歩に伴い,ICを積層することにより3次元化することが可能となってきている.現在までのところ,主としてプロセス的な研究が中心に行われており,反面システム的な立場からの研究はあまり行われていない.そこで本論文では,3次元ICのシステム的な立場からの研究の一環として,代表的な動的結合網のレイアウトを通して,2次元集積方式に比べて3次元集積方式がいかほどの性能の向上を図ることができるかを検討した.その結果,ほとんどの動的結合網において,3次元集積方式の採用によって,レイアウトに要するハードウェア量も最大配線長も共に,2次元集積方式に比べて減少させられることが明らかになった.一方特筆に値するものとしては,同じ3次元化においても,能動層を1層に限定する単一能動層方式よりも,そのような限定を設けない全能動層方式のほうが,レイアウト結果から判断して勝る場合もあったが,全体的には余り差異がなかったことである.