超高速モデムにおけるビタビ復号の簡略化

小林 直哉  大西 誠  古谷 正博  本 信夫  国領 賀郎  

誌名
電子情報通信学会論文誌 B   Vol.J72-B1   No.8   pp.667-674
発行日: 1989/08/25
Online ISSN: 
DOI: 
Print ISSN: 0915-1885
論文種別: 論文
専門分野: 通信端末,通信装置
キーワード: 


本文: PDF(585KB)>>
論文を購入




あらまし: 
畳込み符号―ビタビ復号は強力な誤り訂正方式として知られており,近年,CCITTでは,9.6kbit/s以上の符号化モデムへの適用勧告を進めている.ところが,ビタビ復号の処理は一般に複雑であり,これをできるだけ簡易なハードウェアで実現することがビタビ復号の技術課題となる.本論文では,CCITT準拠14.4kbit/sモデムの畳込み符号に対するビタビ復号方式について検討し,ハードウェアを削減するための一手段として,ACS(Add, Compare and Select)と呼ばれる処理を簡略化する方式を提案する.初めに,14.4kbit/sモデムに適用される誤り訂正符号化方式の基本概念を説明する.次いで,ビタビ復号方式の具体的なアルゴリズムを述べた上で,ACSを簡略化する方式を提案する.次に,計算機シミュレーションにより,簡略化による誤り率特性の劣化はS/N換算で0.1dB程度以下であることを示す.更に,提案方式により,ビタビ復号の全機能を8ビットマイクロプロセッサ1チップで実現できることを示す.最後に,提案方式による簡略化ビタビ復号器を試作し,その特性評価を行う.