2次元ブロック処理を用いた2次元ディジタルフィルタのシストリックアレー実現

平野 泰宏  武部 幹  

誌名
電子情報通信学会論文誌 A   Vol.J72-A   No.9   pp.1375-1384
発行日: 1989/09/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5707
論文種別: 論文
専門分野: ディジタル信号処理
キーワード: 


本文: PDF(687.1KB)>>
論文を購入




あらまし: 
2次元ディジタルフィルタは,1次元の場合に比べて実現に要する演算量や扱うデータが多いため,高速実現の必要性は1次元より高い場合が多い.そこで,本論文では,2次元ブロック処理を用いた2次元ディジタルフィルタのシストリックアレー実現を提案する.まず,1次元ブロック処理のシストリックアレー実現を2次元ブロック処理に拡張した回路を示し,次に,これを改良して回路規模を低減する.このシストリックアレーは,処理速度を上げるとサンプル当りの処理要素数が処理速度に比例するという欠点をもつので,複数のシストリックアレーを多層構成にして,アレー数に比例したスループットを得る実現法を示す.これは3次元シストリックアレーのように動作する回路になる.