1次元シストリックアレーの設計法

飯国 洋二  酒井 英昭  得丸 英勝  

誌名
電子情報通信学会論文誌 D   Vol.J71-D    No.8    pp.1480-1486
発行日: 1988/08/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5713
論文種別: 特集論文 (並列処理ハードウェアと言語特集)
専門分野: シストリックアレー
キーワード: 


本文: PDF(510.7KB)>>
論文を購入



あらまし: 
VLSI向きセル配列ハードウェアアルゴリズムの一つであるシストリックアレーが,高度並列処理を実現する方法として注目を浴びている.シストリックアレーは,アルゴリズムによって2次元アレーになる場合と1次元アレーになる場合がある.ところが,実際のハードウェア化が困難であることから,2次元アレーになるアルゴリズムでも,プロセッサをプログラマブル化した1次元アレーで実現する必要が出てきた.その際,各プロセッサにいかなるプログラムを与えるかが重要な問題となってくる.そこで本論文では,3種のDOループ構造をもつアルゴリズムから1次元シストリックアレーを設計,つまり各プロセッサのプログラムを系統的に生成する方法を提案する.1次元シストリックアレーでは,同一平面上に存在するデータ依存グラフのノードの演算は,同一のプロセッサで実行される.従って,平面の選び方と平面上のノードの計算順序によって,1次元シストリックアレーが決まる.そこで,データ通信は隣接プロセッサ間に限られるという条件のもとに,平面とノードの計算順序を決定する方法を示す.次に,本手法をLD分解アルゴリズムに適用し,6通りの1次元シストリックアレーを設計する.