マトリクスソルバーの3次元VLSI化設計

黒川 恭一  味岡 義明  相磯 秀夫  

誌名
電子情報通信学会論文誌 C   Vol.J71-C   No.9   pp.1257-1266
公開日: 1988/09/25
Online ISSN: 
DOI: 
Print ISSN: 0373-6113
論文種別: 論文
専門分野: 集積エレクトロニクス
キーワード: 


本文: PDF(907KB)>>
論文を購入




あらまし: 
本論文では,3次元IC技術の着実な進歩を踏まえて,その一応用例として,GF(2)上の連立1次方程式を解く専用計算機「マトリクスソルバー」をとり上げた.連立1次方程式を解くアルゴリズムは,現在までに数多く発表されてきているが,ここでは,3次元VLSIを念頭に入れて,3次元集積技術による制約や,ハードウェア化に伴うシステムの柔軟性低下の防止の観点等から,クラメールの公式に従って,チオの方法を併用しつつ解く方式を基にして,これはGF(2)上のデータ処理をハードウェア回路でできるように再構成し直した.次に,これに従った3次元VLSIレイアウトを行い,マトリクスソルバーの諸特性を明確にした.ここでは,10次の行列式を扱える回路を1チップと見立て,3層構造のCMOS3次元VLSIとしてレイアウトした.更に,ビルディングブロック方式を採用したため,任意の元数の連立1次方程式が解けるようになっている.更に,4次の行列式を扱える回路を1チップと見立てたブレッドボードモデルを試作して,動作確認を行い,また実装上の利点および問題点を明確にした.