VLSIアルゴリズムによるPrologマシン

正畑 康郎  相磯 秀夫  

誌名
電子情報通信学会論文誌 D   Vol.J70-D   No.12   pp.2384-2392
発行日: 1987/12/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5713
論文種別: 論文
専門分野: 計算機構成要素
キーワード: 


本文: PDF(739.7KB)>>
論文を購入




あらまし: 
この論文では,PMV-2と呼ばれるProlog直接実行系が提案される.フォンノイマンボトルネックを緩和するために,PMV-2は多くの機能要素をもつ.それぞれの機能要素は項の記号を格納する.これらの機能要素を用いて項に対する操作は並列に行われる.機能要素に項の記号をマッピングするアルゴリズムを簡単にするために,項は記号列表現という手法を用いて表現される.記号列表現された項は,機能要素を直線状に結合したアレーにマッピングされる.機能要素のアレー上の項の構造の変化に対しては部分的大域通信と部分シフトという手法により対処する.多数の機能要素を準備するために,PMV-2はVLSIアルゴリズムに適合する形で構成される.評価により,PMV-2では約450k Lipsという速度が得られることがわかった.この速度は,現在得られるコンパイラを必要とする高速Prolog処理系の速度とほぼ同程度である.