GaAs 16 kbitスタティックRAMの設計と評価

富樫 稔  井野 正行  井田 雅夫  平山 昌弘  

誌名
電子情報通信学会論文誌 C   Vol.J70-C   No.5   pp.692-697
公開日: 1987/05/25
Online ISSN: 
DOI: 
Print ISSN: 0373-6113
論文種別: 特集論文 (-族半導体デバイスと集積回路特集)
専門分野: ディジタル集積回路
キーワード: 


本文: PDF(601.9KB)>>
論文を購入




あらまし: 
GaAs MESFETを用いて,16 kbit SRAMを設計・試作した.基本回路は,低消費電力で高速なE/D型DCFLを用いた.更に高速化を目指して,(1)メモリセルトランスファFETとしてD-FET,(2)ワードドライバとしてソースフォロア回路,(3)ビット線プルアップをそれぞれ採用した.プロセスは1μmゲート長SAINT,基板は低転位LEC結晶を使用して,FETの高性能化と共に均一化を図った.試作の結果,最小アクセス時間4.1nsを得た.また,シミュレーションより,GaAsE/D構成で全ビット動作16 kbit SRAMを実現するには,10mV以下のしきい値電圧標準偏差が必要であることを明らかにした.