最長フェルマ数変換における高速バタフライのハードウェア構成

森川 良孝  浜田 博  長保 和義  

誌名
電子情報通信学会論文誌 D   Vol.J66-D   No.1   pp.81-88
発行日: 1983/01/25
Online ISSN: 
DOI: 
Print ISSN: 0913-5713
論文種別: 論文
専門分野: 
キーワード: 


本文: PDF(664.8KB)>>
論文を購入




あらまし: 
近年,フェルマ数変換(FNT)を2次元FIRフィルタの実現手段として用いることが注目されている.本論文では,最大変換長のFNT専用プロセッサの実現を目的として,高速なFNTバタフライ(FNT-BF)のハードウェア構成法を提案している.FNTの高速計算には,高速フーリエ変換アルゴリズムの周波数間引き(DIF)法と時間間引き(DIT)法が利用できる.そこでまず,DIT法とDIF法に基づくFNT-BFを比較検討し,DIT法では3入力加算器が採用できる一方,DIT法では4入力加算器が必要となり,演算の高速化を計るためにはDIF法が有利であることを示す.一方,FNTはフェルマ数を法とする剰余算法に従う代数系上の変換であるため,新しく用いる3入力加算器もこの剰余算法に従わなければならない.そこで次に,この剰余算法に従う3入力高速加算器を提案する.これら2つの工夫により,新しいFNT-BFは既存のものに比較して30%高速化されることになる.最後に,速さはそのままで,二つの3入力加算器の一部を共用してFNT-BFを構成する手法を提案し,この手法により構成したFNT-BFは既存のものよりも少ないゲート数で済むことを示す.