ダイナミックMOS RAMのアクセス時間解析

長山 安治
益子 耕一郎
吉原 務
中野 隆生

誌名
電子情報通信学会論文誌 C   Vol.J66-C    No.5    pp.369-376
公開日: 1983/05/25
Online ISSN: 
DOI: 
Print ISSN: 0373-6113
論文種別: 論文
専門分野: 
キーワード: 


本文: PDF(584.7KB)>>
論文を購入



あらまし: 
ダイナミックMOS RAMの高性能化要因の中でも,高速化が最重要であり,その研究開発が活発に進められてきた.しかし,高速アクセス時間を実現する上で指標となるアクセス時間解析のモデルはあまり提案されておらず,また,定量的な解析も十分なされていない.本論文では,64KダイナミックMOS RAMのアクセス時間の要因分析より,微小信号を読み出すセンス時間にアクセス時間の約50%が費やされていることを示す.さらに,基本信号回路の遅延時間の解析式を導き出す.その解析式より得られる遅延時間と回路シミュレーションにより得られる遅延時間が良く一致することを示す.また,アクセス時間をワード線遅延,ビット線遅延,センス時間の確保と周辺回路の信号遅延の和として表わしたアクセス時間解析のモデルを提案し,その計算値と試作した64KダイナミックMOS RAMのアクセス時間の実測値が約15%以内の誤差で一致することを示し,モデルの有効性を確認した.さらに,アクセス時間解析のモデルを用いた,アクセス時間の感度分析より,周辺回路の簡素化,コンダクタンス定数の増加としきい値電圧の低減が高速化に効果的であることを示す.