ゲート重なり容量を低減化したMOS Tによる高性能64KbitダイナミックPAM

谷口 真
長山 安治
佐藤 真一
畑中 正宏

誌名
電子情報通信学会論文誌 C   Vol.J65-C    No.7    pp.569-575
公開日: 1982/07/25
Online ISSN: 
DOI: 
Print ISSN: 0373-6113
論文種別: 論文
専門分野: 
キーワード: 


本文: PDF(519KB)>>
論文を購入



あらまし: 
ダイナミックMOS RAMの大容量化,高性能化は微細化技術の進展と共に進められてきたが,MOSトランジスタの短チャネル効果が顕著になるにつれて,ダイナミックRAMのリフレッシュ時間,電源電圧耐圧等の特性低下を生じ,実効チャネル長を短かくすることが難しくなっている.本論文ではイオン注入技術と写真製版技術を組み合せて,ゲート電極とソース・ドレイン電極間のオーバラップ容量の小さいSAGOS(Self Aligned Small Gate Overlap Structure)MOSトランジスタの製造方法を提案し,その諸特性を解明し,ゲートポリシリコン仕上り長2.3μm(実効チャネル長2.3μm)でも短チャネル効果の無いMOSトランジスタが得られたことを示す.さらにSOGOS MOSトランジスタのゲート入力容量の小さいことがLSIの高速化に有効であることを実証するため,64KダイナミックRAMに適用した結果,電気的諸特性を低下することなく,Ta=75℃,VCC=4.5Vの条件で54nsのCSA―――アクセス時間が得られ,同一のコンダクタンス定数をもつ通常のMOSトランジスタを採用した場合に比べて11%の高速化が達成されたことを述べる.