ダイナミックMOS RAMの基板電圧平滑コンデンサ

谷口 真  山田 通裕  熊野谷 正樹  小林 稔史  中野 隆生  

誌名
電子情報通信学会論文誌 C   Vol.J65-C    No.7    pp.530-536
公開日: 1982/07/25
Online ISSN: 
DOI: 
Print ISSN: 0373-6113
論文種別: 論文
専門分野: 
キーワード: 


本文: PDF(510.4KB)>>
論文を購入



あらまし: 
基板電圧発生回路を内蔵した5V単一電源64KビットダイナミックMOS RAMにおいて,ビット線およびデコーダ回路の充放電により,その基板電圧は大きく変動し,設計によってはその変動率は90%にもなることがある.ここではこの変動がメモリセルの“L”レベルの読み出しマージンを34%低下させている例を,メモリセルプレートを使用したセンスアンプ感度測定法によって示した.また基板電圧変動を減少するためには,チップ上のアルミ配線層下を利用して,二層ポリシリコン構造の平滑コンデンサを形成することが有効であることを示す.本構造を使用する際の問題点は,ダイナミック動作に伴う基板電圧の交流電流により,MOS形キャパシタの反転層部より電子が基板に注入され,メモリセルの“H”電圧を消滅させることである.更に,本論文では電子の拡散長をこの現象を利用して求める新しい方法を提案する.又,反転層からの電子の注入を防止するため,この部分をp+層として600pFの平滑コンデンサ(全基板容量の27%)をもつ64KダイナミックRAMの良好なディスターブリフレッシュ時間を示すと共に,基板変動が約30%減少している例を述べる.