中間電位プリチャージ方式ダイナミックMOS RAM

藤島　一康
下酉　和博
市山　寿雄
益子　耕一郎
尾崎　英之
中野　隆生

誌名
電子情報通信学会論文誌 C   Vol.J65-C    No.3    pp.154-161
公開日: 1982/03/25
Online ISSN: 
DOI: 
Print ISSN: 0373-6113
論文種別: 論文
専門分野: 
キーワード: 


本文: PDF(620.4KB)>>
論文を購入


あらまし: 
ダイナミックMOS RAMにおいて，ビット線をVDD/2程度の中間電位にプリチャージする方式と，ワード線をVDD＋VT以上に昇圧しメモリセルにVDDを書き込むアクティブリストア方式とを併用することにより大きな読出し電圧が高速に得られることを示した．又，基板電位発生回路を内蔵した場合の基板電位の変動の性質にも言及し，この変動を小さくするのに中間電位プリチャージ方式が有利であることを示した．更に，この方式を採用した256リフレッシュ方式64K RAMの試作を通して中間電位プリチャージ方式の効果を確認すると共に，ビット線の再充電の不足がリフレッシュ特性に与える影響と，プリチャージ電圧の変動が読出し電圧に与える影響を明確にした．結果として，セルサイズが190μm2でVDD＝5Vにおいて“H ”と“L”の読出し電圧が340mV，VBBの変動が600mV，アクセスタイム120nsの64K ダイナミックMOS RAMが得られた．