256 bitエラスティックストアCMOS LSI

福田 秀樹  安川 博  大和田 允彦  

誌名
電子情報通信学会論文誌 C   Vol.J63-C   No.9   pp.578-585
公開日: 1980/09/25
Online ISSN: 
DOI: 
Print ISSN: 0373-6113
論文種別: 論文
専門分野: 
キーワード: 


本文: PDF(642.4KB)>>
論文を購入




あらまし: 
本論文では256 bitエラスティックストア(ES)CMOS LSIの設計と特性について述べる.エラスティックストア回路は信号の位相変動を吸収し,多重化に適合した機能を有するFirst-In First-Out(FIFO)のRead/Writeメモリの一種である.その機能として,データの書込みと読出しが独立に行えるエラスティック機能とアドレスカウンタのリセット,インヒビット,及び位相比較機能などをとう載した.これらの機能を実現するCMOS回路として,ストアセルにNAND形,アドレスカウンタにイネーブル付きD-F/Fを用い,動作の安定化と高速化,および低消費電力化を図った.LSIの試作結果,VDD=4.75 V,Ta=70℃の最悪条件下で9 MHz以上の動作,消費電力125 mWと高速,低消費電力の特性を得,PCM次群のディジタル網用諸装置に適用可能なことを示した.