アプリケーションの要求精度に応じた近似加算器と補正機構による乗算器の設計

市原 英行  溝畑 亮雅  芦田 満喜  井上 智生  

誌名
電子情報通信学会論文誌 D   Vol.J104-D   No.7   pp.586-595
発行日: 2021/07/01
早期公開日: 2021/04/02
Online ISSN: 1881-0225
DOI: 10.14923/transinfj.2020FIP0009
論文種別: 特集論文 (機能集積情報システム論文特集)
専門分野: 
キーワード: 
近似乗算,  補正ビット,  局所桁上げ型加算器,  非桁上げ型加算器,  エラートレラントアプリケーション,  

本文: PDF(7.5MB)>>
論文を購入




あらまし: 
動画像処理や機械学習などのエラートレラントアプリケーションでは,計算において多少の誤差を許容できる場合がある.そのためエラートレラントアプリケーションのための論理回路設計では,計算結果の誤差を許容することによって,回路規模,回路遅延,消費電力の削減を目指す近似演算(Approximate Computing)と呼ばれる手法が注目されている.近似演算の一つである近似乗算を実現する乗算器として,これまでに近似加算器と補正機構による近似乗算器が提案されている.本論文では,これまでに提案されている二つの近似乗算器を適切に組み合わせることで,アプリケーションの要求精度に応じることが可能な近似乗算器を提案する.更に,補正の性能をできるだけ低下させないように,エラー情報を分割し,情報の損失を避ける仕組みを採用した補正機構も提案する.計算機実験では,回路面積・遅延・消費電力及び演算精度の観点から提案乗算器の有効性を明らかにする.更に,提案する近似乗算器を線形補間による画像拡大に用いることで,従来手法に比べて,画像品質を保ちながら面積・遅延・消費電力を削減できることを示す.