CMOSアニーリングマシンの概要

山岡 雅直  

誌名
電子情報通信学会論文誌 C   Vol.J103-C   No.9   pp.380-386
公開日: 2020/08/19
Online ISSN: 1881-0217
DOI: 
論文種別: 招待論文
専門分野: 電子回路
キーワード: 
組合せ最適化,  CMOSアニーリングマシン,  イジングモデル,  新概念コンピュータ,  

本文: FreePDF(1.8MB)


あらまし: 
IoTが一般的となりデータ処理に必要な計算能力は増大しているが,従来の計算機の性能向上は半導体微細化の鈍化とともに難しくなっている.そこで,処理対象を組合せ最適化問題に特化し,最適化問題をイジングモデルに写像し効率良く解くアニーリングマシンが提案されている.半導体回路でイジングモデルを疑似的に再現するCMOSアニーリングマシンを提案した.このCMOSアニーリングマシンのプロトタイプを開発し,組合せ最適化問題が処理できることを確認した.更に実用化に向けてアプリケーションやソフトウェア技術の開発を行っており,その取り組みを紹介する.