SiP向け上流設計での給電網解析手法の検討とLSI内ノイズ低減法

植松 裕  谷口 斉  遠山 仁博  

誌名
電子情報通信学会論文誌 C   Vol.J103-C   No.3   pp.120-128
公開日: 2020/02/17
Online ISSN: 1881-0217
DOI: 
論文種別: 特集論文 (電子回路実装技術と実装材料技術論文特集)
専門分野: 
キーワード: 
システムインパッケージ,  電源インピーダンス,  インターポーザ,  電源雑音,  PEEC,  

本文: PDF(1.8MB)>>
論文を購入




あらまし: 
本論文では,SiPの上流設計段階で電源設計指針を策定するための給電網(PDN)解析手法を提案した.提案するPDN解析手法では,広帯域にわたる電源インピーダンスを周波数階層化してモデルを構築する.すなわち,PDNを構成するLSI,インターポーザ,パッケージ,プリント基板に対して,それぞれの責任周波数帯に応じたメッシュサイズのPEECモデルや1次元回路モデルを割り当て,これらを統合し解析する.この手法により,解析精度を維持しつつ,メッシュ数の少ない小規模なモデル構築を可能とする.また,本解析手法を用いることで,SiPにおけるLSIとインターポーザの電源設計要素の影響度を評価し,LSI内の電源設計において,オンチップ容量よりもMIMキャパシタの方が高周波側の電源インピーダンス低減に寄与することを確認した.