キーワード : VLSI組込み自己テスト


超並列計算機MP-1を用いたVLSI組込み自己テストのエイリアス確率の計算
岩崎 一彦 
誌名:   電子情報通信学会論文誌 D
発行日: 1994/02/25
Vol. J77-D1  No. 2 ; pp. 225-232
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
VLSI組込み自己テストエイリアス確率超並列計算機スーパコンピュータワークステーション
 あらまし | 本文:PDF(527.5KB)