キーワード : CMOS回路


1次元レイアウトにおける制約プログラミングによるCMOS回路の面積最小化手法
増子 駿 小平 行秀 
誌名:   
発行日: 2017/01/01
Vol. J100-A  No. 1 ; pp. 79-91
論文種別:  論文
専門分野: VLSI設計技術とCAD
キーワード: 
CMOS回路1次元レイアウトレイアウト面積最小化制約プログラミング
 あらまし | 本文:PDF(1.5MB)

CMOS演算増幅器
松澤 昭 
誌名:   電子情報通信学会論文誌 C
発行日: 2001/05/01
Vol. J84-C  No. 5 ; pp. 357-373
論文種別:  解説論文
専門分野: 
キーワード: 
アナログ回路CMOS回路MOSトランジスタ演算増幅器基準電圧回路
 あらまし | 本文:PDF(361.6KB)

CMOS回路における短絡故障の一モデルとそのテスト生成法
高松 雄三 塩坂 知子 山田 輝彦 山崎 浩二 
誌名:   電子情報通信学会論文誌 D
発行日: 1998/06/25
Vol. J81-D1  No. 6 ; pp. 872-879
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
CMOS回路短絡故障故障検出テスト生成故障シミュレーション
 あらまし | 本文:PDF(564.5KB)

逐次改善法による組合せ回路における最大同時スイッチングゲート数の評価
篠木 剛 張 凱 林 照峯 北 英彦 
誌名:   電子情報通信学会論文誌 A
発行日: 1997/01/25
Vol. J80-A  No. 1 ; pp. 156-169
論文種別:  論文
専門分野: VLSI設計技術とCAD
キーワード: 
CMOS回路最大消費電力量変化ゲート数スイッチングゲート数逐次改善法
 あらまし | 本文:PDF(941.2KB)

トランジスタ短絡故障のIDDQテストベクトルの選択について
温 暁青 玉本 英夫 樹下 行三 
誌名:   電子情報通信学会論文誌 D
発行日: 1996/12/25
Vol. J79-D1  No. 12 ; pp. 1113-1122
論文種別:  特集論文 (テスティング技術論文特集)
専門分野: 電流テスト
キーワード: 
CMOS回路IDDQテストトランジスタ短絡故障モデル等価故障解析IDDQテストベクトルの選択
 あらまし | 本文:PDF(698.3KB)

CMOS回路における最大変化ゲート数の評価手法について
上田 祐彰 樹下 行三 
誌名:   電子情報通信学会論文誌 D
発行日: 1995/03/25
Vol. J78-D1  No. 3 ; pp. 367-375
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
CMOS回路最大消費電力変化ゲート数分枝限定法部分的全数探索
 あらまし | 本文:PDF(665.1KB)

組込み電流テストのためのテスト回路とテスト生成手法
三浦 幸也 和田 恭司 樹下 行三 
誌名:   電子情報通信学会論文誌 D
発行日: 1992/05/25
Vol. J75-D1  No. 5 ; pp. 305-313
論文種別:  論文
専門分野: フォールトトレランス
キーワード: 
電流テスト導通故障CMOS回路テスト生成
 あらまし | 本文:PDF(573.5KB)